科研证明
文献服务
退出
我的积分:
中文文献批量获取
外文文献批量获取
张德龙;
无;
触发器; 时序电路; 电路设计;
机译:具有串扰的最小周期时序电路设计在锁存器和触发器之间进行权衡
机译:使用FPGA的模糊触发器及其在模糊存储元件和电路设计中的应用
机译:在具有串扰的最小周期时序电路设计中,在锁存器和触发器之间进行权衡
机译:用于数字电路设计的统计时序分析。
机译:弱局部度量空间上的Suzuki型多值压缩及其应用
机译:采用T触发器的低功耗时序电路设计
机译:多值异步时序电路的设计
机译:使用相反的时钟边沿触发触发器的电路设计中的时序优化
机译:CMOS多值横向电路,用于多值逻辑的时序电路,用于多值逻辑的同步时序电路,以及用于多值逻辑的静态D型锁存电路
机译:在分层集成电路设计的静态时序分析中应用时序模型的系统和方法
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。