AI写作工具
文献服务
退出
我的积分:
中文文献批量获取
外文文献批量获取
陈东瑛; 刘明业;
北京理工大学ASIC研究所;
VHDL; 解释型模拟; 层次型模拟; 系统单元库(IDEA); 嵌入函数;
机译:自动生成用于ASIC标准单元库的缺陷注入VHDL故障模型
机译:紧凑型低VDDmin 6T SRAM,采用双分裂控制辅助方案,提高了单元稳定性,读取速度和写入余量
机译:国家标准和技术研究所的实验室结果证明了一般相对性的推动预测修订1983年采用速度速度提高的准确性
机译:通过加密单元增强嵌入式处理器核心,以提高速度和安全性
机译:嵌入式系统的面向对象设计,可转换为VHDL。
机译:网格单元模块的速度耦合实现了将低维变量稳定地嵌入到高维神经吸引子中
机译:数字存储库的成熟模型:在研究数据管理中采用的路径数字存储库成熟度模型:在研究数据管理中采用的方式
机译:风管性能来自风管性能1.294压力比,725英尺/秒尖端速度涡轮风扇模拟器采用Vaned通道套管处理
机译:通过分析研究工件相似度来提高研究速度和效率
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。