嵌入式系统软硬件协同设计中的快速样机平台

摘要

提出一种嵌入式系统软硬件协同设计的快速样机平台设计方案,该方案使用系统级可编程芯片和处理机软核技术来构成快速样机平台所需的FPGA阵列和规模可调的处理机,以此实现软硬件的更紧密灵活的耦合和更小的通信延迟.可重构逻辑的应用使得该快速样机平台具有简单规整的结构,一方面使得快速样机平台之间的扩展连接更为容易,另一方面使得FPGA芯片中的逻辑资源能得到更充分利用.