基于AMBA总线系统的高速JPEG编码器设计

摘要

提出了一种基于AMBA 总线系统的JPEG编码器的设计方案.通过总体架构方案和各个子模块的优化设计,在编码器的整体和局部两个层面提高了编码速率.通过仿真测试和FPAG验证,所设计的JPEG编码器在实际AMBA总线系统中正常工作,整体使用效率在70%以上,其核心部分(8*8的编码单元)的流水编码速率达到1像素/周期,完全可以满足数码相机等对图像进行实时编码的系统的需求.