基于项目教学法的组合逻辑模块分层次对比学习探究——以'8位数码管动态显示电路的设计'项目为例

摘要

通过"8位数码管动态显示电路的设计"项目从理论到实践,进行全方位的、深入的、循序渐进的体验式探究学习,开展综合训练,使学生对二进制译码器、数据选择器、非二进制译码器(显示译码器)等常用组合逻辑模块概念有深入理解.使用对比学习法将Verilog HDL语言描述的2位数码管动态显示电路与用中规模组合逻辑模块实现的电路图对应,可快速提高学生对Verilog HDL语言语法的理解能力,在此基础上稍做改动很容易扩展至4位、8位数码管的动态显示,使学生体会到使用HDL语言设计数字电路的优势.显著提高了学习效率,圆满解决课时压缩与教学内容之间的矛盾.