AI写作工具
文献服务
退出
我的积分:
中文文献批量获取
外文文献批量获取
李媛; 卢宏生;
江南计算机研究所;
多异步时钟设计; 异步FIFO; 同步器; Gray码; 时序;
机译:同步FIFO模块和简单异步FIFO模块的设计示例
机译:一种异步FIFO的VHDL实现
机译:Virtex-5 FPGA器件上的472MHz吞吐量异步FIFO设计
机译:RTL可综合异步FIFO的实现,可避免通过FIFO进行实际数据传输,从而传输数据
机译:使用异步FIFO作为弹性元素的多时钟域总线体系结构。
机译:TrueNorth基于事件的异步变化检测图像传感器的噪声过滤算法及其在TrueNorth上的实现
机译:使用Verilog HDL设计与验证异步FIFO的异步FIFO
机译:异步流水线乘法器的设计与性能分析与同步实现的比较
机译:异步电路设计的时序分析和优化
机译:异步FIFO控制器和防止异步FIFO缓冲区数据溢出的方法
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。