基于CPU/FPGA混合架构的硬件线程加速方法

摘要

CPU/FPGA混合架构是可重构计算的普遍结构,为了简化混合架构上FPGA的使用,提出了一个该架构上的硬件线程方法,并设计了该架构上的硬件线程执行机制,以硬件线程的方式使用可重构资源.本文使用Simics仿真软件模拟了一个软硬件混合的实验平台,软硬件多线程改造后的DES,MD5SUM和归并排序算法的测试结果表明,平均执行性能加速比达到了2.30,充分发挥了CPU/FPGA混合架构的计算性能..