一种低开销运算部件余数码检错电路设计

摘要

由于受到软错误的影响,处理器运算部件的计算结果会出现错误.余数码检错是一种检测运算部件错误的有效方法,但由于余数码检错电路不同的实现方法以及模数的选择,错误覆盖率和面积开销会有比较大的差异.本文设计了一种低开销运算部件余数码检错方法,使余数产生模块的面积开销较小,并且对比了余数码捡错电路在不同模数下的面积开销和错误覆盖率,以使整个检错电路的错误覆盖率与面积比达到最优,并最终实现了低开销加法器和乘法器的余数码检错电路,只需很小的面积开销就能对处理器的可靠性有较大的提升.