首页> 中文期刊> 《高性能计算技术》 >高速DDR3接口的物理设计与IP集成技术

高速DDR3接口的物理设计与IP集成技术

开具论文收录证明 >>

文献代查 >>

团队文献服务 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

本文介绍了高速DDR3存储器接口的物理设计与IP集成中的一些关键技术,包括电地设计、时钟设计、关键信号的控制、模块化设计和软IP硬化等方面,总结了这些方面在设计中需要注意的事项.

著录项

来源
《高性能计算技术》 |2014年第3期|41-44|共4页
作者
陈叶; 柯希明;
展开▼
作者单位

国家高性能集成电路（上海）设计中心;

国家高性能集成电路（上海）设计中心;

展开▼
原文格式 PDF
正文语种 chi
中图分类存贮器 ;
关键词
DDR3 IP; IP物理集成;

相似文献

中文文献
外文文献
专利

1. 2133Mb/s DDR3存储接口的物理设计 [J] . 裴秉玺 ,李振涛 ,黄东昌 . 微电子学与计算机 . 2017 ,第7期
2. DDR3与FPGA接口的高速电路板信号完整性分析 [J] . 金帅 ,韩连刚 ,谢锡海 . 现代电子技术 . 2017 ,第022期
3. 基于SiP技术的多片DDR3高速动态存储器设计 [J] . 张小蝶 ,邱颖霞 ,许聪 . 电子与封装 . 2022 ,第1期
4. MIPI高速显示接口集成电路 [J] . 章雨一 ,刘马良 ,朱樟明 . 微纳电子与智能制造 . 2020 ,第002期
5. 基于千兆以太网高速数据记录器传输接口IP核设计 [J] . 甄国涌 ,王琦 ,焦新泉 . 仪表技术与传感器 . 2019 ,第010期
6. 一种改进的DDR3接口Chipkill编码设计 [C] . 王谛 . 全国抗恶劣环境计算机第二十五届学术年会 . 2015
7. FPGA高速DDR3存储器接口设计 [A] . 高尚 . 2020

获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号