高速串行误码测试仪设计与实现

摘要

针对高速串行传输系统测试误码率的需求,设计实现了一种串行误码测试仪.采用了FPGA并行序列图形发生,高速串并/并串转换电路和模块化程序的设计思路,具有测试速率快、速率连续可变和测试图形种类多的特点.测试结果表明:该系统测试速率达100Mb/s~12.5Gb/s,支持PRBS和可编程数据等测试图形,具有良好的性能.