退出
我的积分:
中文文献批量获取
外文文献批量获取
魏芳; 刘志军; 王立华;
山东大学信息科学与工程学院;
有限状态机; Verilog; HDL; 状态编码; 综合;
机译:基于Verilog HDL的基于FPGA的面积优化AES的设计和验证
机译:基于Verilog HDL定点算法和状态机控制的通用混沌信号发生器的设计和FPGA实现
机译:基于Verilog HDL的FPGA优化AES设计与验证。
机译:基于FPGA的故障注入综合Verilog HDL模型
机译:基于有限状态机的随机计算的分析,设计和逻辑综合。
机译:SIRT1基因遗传变异与膳食摄入n-3和n-6多不饱和脂肪酸对血清LDL-C和HDL-C水平的综合影响:一项基于人群的研究
机译:Verilog-HDL设计高精度十进制分频器的设计
机译:基于第二定律的飞机/航空航天能量系统综合与设计综合热经济建模与优化策略。
机译:通过Verilog HDL描述来实现IEC 61131-3控制规范的方法,以对集成电路实现的控制逻辑配置进行建模,仿真和综合
机译:通过Verilog HDL实施IEC 61131-3控制规范的方法,用于集成电路实现的控制逻辑配置的建模,模拟和综合描述
机译:查看和调试具有系统Verilog接口构造的HDL设计
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。