退出
我的积分:
中文文献批量获取
外文文献批量获取
潘骁; 闭金杰;
广西师范大学电子工程学院;
异步时序; 状态机; verilog HDL;
机译:用于签名分析测试的线性有限状态机的分析与设计
机译:使用异步时序电路的突触模型及其与峰值时序相关的突触可塑性
机译:时序异步设计的基于路径的时序验证
机译:验证为通信有限状态机的消息传递异步系统中格式正确的验证
机译:分割时序的系统级量化揭示了控制异步和命运不对称的通用遗传架构
机译:通过催化剂改善扩展有限状态机的时序
机译:使用序列不变状态机的容错时序电路
机译:状态机总线控制器提供功能和时序参数,以满足异步总线和总线上一种以上设备的要求
机译:用于相位制动回路的异步分频器具有异步有限状态机,该异步有限状态机设计为在各个工作模式下循环通过稳定状态,其中稳定状态是其他稳定状态的子集
机译:集成电路的异步输入/输出,将外部异步信号锁存在状态机的反馈路径中
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。