基于DDR3的相控阵面幅相补偿单元设计

摘要

相控阵面各通道原始幅度和相位的一致性难以保证,必须进行幅相校正。本文提出了一种基于DDR3存储器的相控阵面幅相补偿单元设计,以FPGA作为控制核心,实现逻辑控制、读写控制、存储器控制等功能,详细介绍了硬件设计、软件流程设计和数据存储设计,给出了完整的设计方案。性能测试结果表明本设计具有快速查询、大容量存储的优点,设计同时兼顾小型化、易移植、方便扩展等需求。