基于 FPGA 的硬件协仿真器设计

摘要

FPGA 硬件协仿真器是验证ASIC 设计原型的重要工具。为了实现高度灵活的 SYSGEN 系统的硬件协仿真，选用 Xilinx 公司 FPGA，设计了板间数据和时钟接口，实现了可扩展的硬件协仿真器。该设备使用方便，可随意扩展，适用于不同规模的逻辑设计仿真，对 ASIC设计原型的验证有重要帮助。