首页> 中文期刊> 《电子科技》 >一种低相位噪声采样时钟源的设计

一种低相位噪声采样时钟源的设计

开具论文收录证明 >>

期刊封面封底目录下载 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

分析了锁相环频率合成器与数字直接频率合成器的原理,阐述了二者性能的优劣.并在此基础上设计了一款低相位噪声的采样时钟源.该频率源结合锁相环和直接数字频率合成器的优势,在75 MHz时相位噪声可达-119 dBc@1 kHz、-116 dBc@100 kHz.

著录项

来源
《电子科技》 |2014年第6期|39-4145|共4页
作者
蒋小强; 石玉; 苏安刚; 赵宝林;
展开▼
作者单位

电子科技大学微电子与固体电子学院,四川成都610054;

电子科技大学微电子与固体电子学院,四川成都610054;

电子科技大学微电子与固体电子学院,四川成都610054;

电子科技大学微电子与固体电子学院,四川成都610054;

展开▼
原文格式 PDF
正文语种 chi
中图分类 TN74+2.1;
关键词
频率源; 数字直接频率合成器; 滤波器; 相位噪声;

相似文献

中文文献
外文文献
专利

1. 一种自适应低相位噪声相参时钟源的设计 [J] . 周晓鹏 ,宋烨曦 . 太赫兹科学与电子信息学报 . 2016,第005期
2. 一种自适应低相位噪声相参时钟源的设计 [J] . 周晓鹏1 ,宋烨曦2 . 太赫兹科学与电子信息学报 . 2016,第005期
3. 一款低相位噪声分谐波采样锁相振荡源的设计 [J] . 陈晓青 ,钱澄 . 信息技术 . 2006,第003期
4. 一种基于ADF4360-9和FPGA的合成时钟源设计 [J] . 陈杨梦 ,张伟昆 . 桂林电子科技大学学报 . 2019,第003期
5. 一种FPGA多时钟源管理器的设计与实现 [J] . 李晓东 ,卫建华 . 信息通信 . 2016,第012期
6. 一种双采样10位40 MS/s采样保持电路设计 [C] . 陈珍海 ,中国电子科技集团58所 ,郭良权 . 中国电子学会第十三届青年学术年会 . 2007
7. 高速采样中的低抖动时钟源的研究与实现 [A] . 鲁凌菁 . 2016

获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号