一种高精度选相控制装置设计

摘要

利用选相控制技术可减小断路器在开合瞬间暂态过电压、涌流等对系统的冲击,并可延长断路器的使用寿命.本文提出了一种高精度的选相控制装置设计架构,控制侧选用现场可编程门阵列(FPGA)加ARM的双核驱动方式以提高控制精度,输出侧选用固态继电器以提高驱动速度.该装置具备对断路器分合闸时间的测量功能,同时也可计算上一次的断路器分合闸时间并对后续选相进行自适应修正;该装置可实时监测影响断路器机械特性的外部变量,并采用查表法进行选相补偿.经试验室测试,装置的选相控制精度小于0.1ms,自适应修正以及选相补偿的偏差均不超过0.2ms.