基于FPGA的数字幅频均衡功率放大器设计

摘要

本文设计了一种基于FPGA的数字信号处理技术的幅频均衡功率放大器,本系统由前置放大、带阻网络、数字幅频均衡、功率放大四个部分组成。前置放大采用低噪声运放实现;数字幅频均衡采用基于频率采样的高阶FIR,实现1d B的波动;功率放大采用MOS管构成D类功放,效率超过75%、3d B带宽大于20KHz,输出10W时波形无明显失真;测试结果表明本系统具有高增益、高带宽和高效率等优点。