结构化LDPC码流水线译码器的仿真与设计

摘要

针对在结构化LDPC码译码器中使用流水线结构,对最小和分层译码算法进行了分析.为进一步提高译码器的性能,提出了一种修正分层最小算法,使得结构化LDPC码的译码器能使用流水线结构来增加系统吞吐量.根据修正算法,设计了一种低复杂度的译码器结构,并详细描述了串行校验节点处理器和灵活置换器这两个模块的设计.分析了流水线译码器对处理时延的提高,并仿真了同一码长不同译码算法的性能.仿真结果表明修正算法和最小和译码算法相比,性能上几乎没有损失,由于译码器采用了流水线结构,吞吐量提高了2到3倍,并能灵活的支持各种码长和码率的结构化LDPC码.