首页> 中文期刊> 《计算机科学》 >一种改进的多核处理器硬件预取技术

一种改进的多核处理器硬件预取技术

         

摘要

存储访问延迟一直是制约计算机系统整体性能的瓶颈,多核处理器的出现使“存储墙”问题更加严重.预取技术可以隐藏存储访问延迟,因此基于多核处理器的预取技术最近成为学术界研究的热点.研究了目前较为新颖的多核处理器预取技术Future execution,然后针对其缺陷提出改进,即提出了FE-Runahead架构,其减少了二级Cache访问缺失,提高了二级Cache命中率.实验结果表明,改进后的预取架构的二级Cache命中率提高了约9%,相对执行时间减少了8%.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号