LTE系统物理层下行链路Turbo编码器的FPGA 设计与实现

摘要

针对LTE系统物理层下行链路的Turbo编码器进行了研究,分别确定和设计了组成编码器的四个模块——交织、分量编码、删余和复接的工作方式和电路图。在完成四个模块单独仿真测试的基础上,对各模块之间的连接进行了整体设计和调试,将交织器、分量编码器、删余器三个模块组合成一个模块,并将其输出的校验序列与原码输入序列一同输入到复接器中,实现了最后的编码序列输出。