基于IBIS模型的多路脉冲信号源ADS仿真

摘要

使用高速比较器+两级时钟扇出buffer-比较器输出 CMOS电平方案,利用ADS的Integrity IBIS模块,搭建了80台示波器用脉冲信号源;介绍了IBIS模型原理、语法结构及模型适用性,并进行了瞬态仿真,分析了高速比较器IC、时钟扇出IC和脉冲输出IC之间的差分信号完整性,对最终输出信号的延迟和抖动进行了计算;仿真结果表明:使用高速比较器+两级时钟扇出buffer+比较器输出CMOS电平方案可获得80路同步触发信号;输入输出信号延迟＜2.6 ns,抖动＜11 ps,50 Ω负载时输出信号幅值1.97V,前沿997 ps,满足多路示波器外触发信号要求.