退出
我的积分:
中文文献批量获取
外文文献批量获取
陆雪松; 林争辉;
上海交通大学大规模集成电路研究所;
上海;
200030;
可测性设计; 可测性综合; 寄存器传输级; VHDL;
机译:基于扫描的BIST的RTL VHDL规范中的可测性分析和测试点插入
机译:1级量子可观测量的共存和联合可测性
机译:寄存器传输级电路的非扫描可测性设计方法,以保证线性深度时间扩展模型
机译:行为RT级VHDL的可测性分析和ATPG
机译:使用VHDL-AMS对光电设备和系统进行电路级建模和仿真。
机译:基于PWL功能的多涡旋混沌振荡器的FPGA实现的VHDL描述
机译:基于BDD的VHDL设计的可测性估计
机译:可测试性属性的预测和分析:组织级可测性预测
机译:使用VHDL模拟器检查设计的可测性规则
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。