首页> 中文期刊> 《计算机工程》 >哈佛体系结构的Cache控制器设计

哈佛体系结构的Cache控制器设计

         

摘要

对所设计的Cache控制器的地址映像、Cache Memory的访问流程以及Cache的替换算法和写策略进行了介绍,并分析了IU与Cache控制器的一致性及猝发访问的产生等设计中的关键问题.该设计已嵌入到Lilac系统的设计中,通过了FPGA原型验证并用TSMC 0.25μmCMOS工艺流片.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号