退出
我的积分:
中文文献批量获取
外文文献批量获取
胡正伟; 仲顺安; 陈禾;
北京理工大学电子工程系;
北京;
100081;
华北电力大学电子与通信工程系;
保定;
071003;
VelociTI结构; 流水线; 寄存器堆; 浮点数据;
机译:FPGA流水线结构的灵活DSP模块的原型设计
机译:高度VelociTI处理[Texas Instruments VLIW DSP架构]
机译:用于大规模并行流水线DSP算法的50 Mflop算法芯片的设计:浮点流水线CORDIC处理器
机译:流水线式VHDL浮点基数4快速傅里叶变换数据路径的设计,仿真和综合。
机译:抗肿瘤剂的3R 286的设计合成和结构 - 活性关系4R二取代的22- dimethyldihydropyrano 23-F色酮(Dsp)类似物为有效的化学敏化剂克服多药耐药
机译:设计时钟周期接近流水线寄存器延迟的流水线系统
机译:硬件描述aDsp-21020 40位浮点Dsp,采用遥控数字CW多普勒雷达设计。
机译:条件链接指针寄存器集标记条件指令块的开始和结束,其中每个集对应于流水线的单个阶段,当指令在流水线中移动时,流水线将指针移动通过所述寄存器集的每个对应寄存器
机译:浮点旁路寄存器可解决流水线指令序列中的数据依赖性
机译:向量寄存器文件上的标量浮点寄存器重叠,可实现高效的寄存器分配以及标量浮点和向量寄存器共享
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。