ARINC659总线接口跨时钟的研究与设计

摘要

ARINC659 总线与机载计算机PCI9054 接口设计中因工作时钟不同而出现亚稳态现象.为此,描述亚稳态机理,给出降低亚稳态产生条件,提出采用同步器实现控制信号传递和格雷码+异步FIFO 实现数据传输.结合PCI9054 接口信号时序,设计总线接口模块,通过Verilog 编码实现进行仿真实验.结果表明,异步FIFO 解决了ARINC659 与PCI9054 之间的跨时钟数据传输.