以基本块为单位的非顺序指令预取

摘要

取指令能力的高低对微处理器的性能有很大影响.指令预取技术能够有效地降低指令 Cache 的访问失效率,提高微处理器的取指令能力,进而提高微处理器的性能.本文提出了一种由分支指令指导的、以基本块为单位的非顺序指令预取技术,每次预取将一个完整的基本块读入指令Cache.这种方法使用静态策略分析程序行为,实现所需的硬件复杂度低.模拟结果显示,该方法能够有效地提高指令Cache访问的命中率.