首页> 中文期刊> 《计算机工程与科学》 >高性能微处理器中采用多种预取技术的指令Cache设计

高性能微处理器中采用多种预取技术的指令Cache设计

开具论文收录证明 >>

期刊封面封底目录下载 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

本文分析了传统的指令预取技术,并结合显性指令并行计算(EPIC)体系结构,研究了基于编译器与处理器通信的新的指令预取技术,提出了一种支持多种预取技术的L1指令Cache设计方案.

著录项

来源
《计算机工程与科学》 |2004年第11期|103-105|共3页
作者
周宏伟; 张民选;
展开▼
作者单位

国防科技大学计算机学院;

湖南;

长沙;

410073;

国防科技大学计算机学院;

湖南;

长沙;

410073;

展开▼
原文格式 PDF
正文语种 chi
中图分类总体结构、系统结构;
关键词
预取; 显性指令并行计算; 指令Cache设计;

相似文献

中文文献
外文文献
专利

1. LS SIMD微处理器中的三组指令并发执行的设计 [J] . 李莉 ,钱刚 ,沈绪榜 . 微电子学与计算机 . 2002,第8期
2. YHFT-DX高性能DSP中Cache失效流水设计 [J] . 郭阳 ,傅讳晖 ,刘胜 . 国防科技大学学报 . 2009,第006期
3. 推断与推测技术在现代高性能微处理器设计中的应用研究 [J] . 单睿 ,洪缨 ,侯朝焕 . 计算机学报 . 2003,第011期
4. 在高性能计算环境中对多种设计方案进行仿真 [J] . . 汽车制造业 . 2012,第001期
5. 建议在发电厂,变电所和电力系统的继电保护设计中采用高性能通用型静态继 [J] . 朱庆星 . 核工业自动化 . 2000,第001期
6. 一种支持混合预取策略的嵌入式微处理器指令Cache结构 [C] . 张英 ,岳虹 ,杨学军 . 第九届计算机工程与工艺全国学术年会 . 2005
7. 32位微处理器一级指令Cache中SRAM的设计 [A] . 陶永鹏 . 2016

获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号