一种基于组的时序驱动布局规划方法

摘要

本文提出了一种基于组的时序驱动布局规划方法,它利用现有的EDA工具将网表划分为组,并充分利用设计师的体系结构经验进行布局、调整和优化.该方法能在设计早期获取较为准确的线负载模型,提高前端与后端的一致性,并且可以以组为单位规划电源和地的布局,提高布通率.该方法在已研制成功的32位嵌入式微处理器Estar的物理设计中得到实际应用.结果表明,该方法能够有效地改善关键路径时序和加快设计进程.