退出
我的积分:
中文文献批量获取
外文文献批量获取
柯昌松; 侯朝焕; 刘明刚;
中科院声学所数字集成部;
北京;
100080;
DDR存储器控制器 FPGA 时钟锁相环;
机译:如何在低成本FPGA中实现DDR存储器接口
机译:高性能DDR3 SDRAM控制器的设计和FPGA实现
机译:基于在FPGA中实现随机存取存储器的电梯控制器
机译:基于Virtex-5 FPGA的DDRII SDRAM存储器控制器接口设计与应用
机译:SoC-FPGA中用于确保片上存储器安全的体系结构的设计和实现
机译:具有开源FPGA的改装自调谐控制器的新方法
机译:LPDDR2存储器控制器刷新和时序控制器单元的设计与实现
机译:利用现场可编程门阵列(FpGa)实现微控制器看门狗。
机译:在双数据速率(DDR)存储器控制器上模拟单数据速率(SDR)模式,以校准DDR存储器粗调
机译:用于实现用于DDR存储器或利用部分有缺陷的存储部分或部分有缺陷和无缺陷的存储部分的组合的其他逻辑模块的可选择性操作的时钟增强器的方法和装置
机译:FPGA上DDR3应用的读取均衡实现
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。