首页> 中文期刊> 《计算机工程与应用》 >高速FFT的蝶形单元和地址生成器优化

高速FFT的蝶形单元和地址生成器优化

         

摘要

提出了FFT处理器的堞形单元和地址发生器优化方案.通过改进Wallace树型加法器阵列结构,提高了蝶形单元乘法器的工作频率.提出了地址快速生成算法,该算法在快速产生地址的同时降低了读取旋转因子ROM的功耗.在Xilinx的Vertex-Ⅱ系列FPGA上实现,该处理器可以稳定工作在150 MHz时钟下,速度满足设计指标.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号