退出
我的积分:
中文文献批量获取
外文文献批量获取
王纲毅; 王振华; 田金文; 柳健;
华中科技大学电子与信息工程系图像中心;
武汉;
430074;
FPGA; 异步; FIFO; 格雷码; Verilog; 总线匹配;
机译:同步FIFO模块和简单异步FIFO模块的设计示例
机译:Virtex-5 FPGA器件上的472MHz吞吐量异步FIFO设计
机译:简单的FIFO提供数据宽度转换
机译:RTL可综合异步FIFO的实现,可避免通过FIFO进行实际数据传输,从而传输数据
机译:使用异步FIFO作为弹性元素的多时钟域总线体系结构。
机译:惯性FIFO数据的准确采样时间重构
机译:使用Verilog HDL设计与验证异步FIFO的异步FIFO
机译:坦克测试以确定刨尾船体的不同设计参数的影响I:改变后体的长度,宽度和平面形状锥度的影响
机译:异步FIFO电路和通过异步FIFO电路读写数据的方法
机译:适用于具有不同数据总线宽度的数据传输设备的FIFO存储设备及其控制方法
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。