首页> 中文期刊> 《航空电子技术》 >高性能串行维特比译码器的设计

高性能串行维特比译码器的设计

开具论文收录证明 >>

期刊封面封底目录下载 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

卷积纠错编码广泛应用于各种通信领域,包括无线通信、视频点播等.如何来设计高性能的维特比译码器将最终决定一个通信系统的抗误码性能和数据纠错性能.本文提出了一种实用的设计思路,在ALTERA公司的STRATIX系列FPGA上实现了超过256kbps信源速率的全串行(2,1,7)维特比译码器.

著录项

来源
《航空电子技术》 |2005年第4期|5-9|共5页
作者
应国平;
展开▼
作者单位

中国航空无线电电子研究所,上海,200233;

展开▼
原文格式 PDF
正文语种 chi
中图分类数据传输技术;
关键词
卷积; 维特比译码; FPGA;

相似文献

中文文献
外文文献
专利

1. 一种串行结构的2,1,7卷积码维特比译码器的FPGA实现 [J] . 黄华柱 ,刘荣科 ,王闰昕 . 遥测遥控 . 2009,第003期
2. 基于FPGA的串行维特比译码的实现 [J] . 陈春霞 ,王匡 . 计算机工程 . 2003,第014期
3. 吉比特平衡加选延比式维特比译码器设计 [J] . 陈珍 ,高波 . 电子技术应用 . 2014,第002期
4. 无线通信中的低功耗维特比译码器设计 [J] . 朱坤顺 ,杨红官 ,樊晓华 . 计算机工程 . 2014,第010期
5. 可动态配置维特比译码器的设计与实现 [J] . 梁赫西 ,谢虎城 . 佳木斯大学学报（自然科学版） . 2013,第001期
6. 数字移动多媒体广播接收器的高性能维特比译码器设计 [C] . . 第六届全国信息获取与处理学术会议 . 2008
7. 高性能微处理器中RapidIO接口串行物理层的设计与验证 [A] . 吕启超 . 2018

获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号