基于国密算法SM2、SM3、SM4的高速混合加密系统硬件设计

摘要

随着电子信息技术的快速发展,数据的安全性问题日益严峻,传统单一制密码算法在安全性与运算速率上已不能满足要求。为了解决大数据时代下所提出的加密需求,提出了一种基于国密算法SM2、SM3、SM4的高速混合加密系统的硬件设计方案,并针对SM2和SM4算法的底层硬件结构进行优化。对SM2算法采用Karatsuba Ofman模乘器与点运算并行方案进行优化。对SM4算法提出了一种基于复合域S盒的二次流水全展开硬件架构。实验结果表明,该系统所实现的各算法电路均具有较高性能。SM2的点乘时间缩短至68.37μs;SM3的杂凑值生成仅需0.71μs;SM4吞吐率最高达53.76 Gbps。相比同等安全性的SM2算法,该混合系统在加密时间上减小了26.67%,具有实用价值。与相关工作进行对比分析,可证明该方案在安全性和加/解密性能上均有一定优势。