一种应用于大阵列的低功耗宽范围三段式TDC电路设计

摘要

传统的多段式TDC电路结构随着分辨率精度的提高变得十分复杂,在阵列结构中的应用受到限制.电路设计在传统两段式TDC电路结构基础上,将高段位进行二次拆分,通过计数锁存/传输电路复用的结构,完成一种低功耗宽范围的时间数字转换.同时简化电路和缩小面积,使其可以应用于大阵列系统中.该时间数字转换电路在TSMC 0.35μm工艺、3.3 V电源电压条件下进行了仿真验证.在输入环振时钟为143.4 MHz条件下,可达到分辨率精度0.87 ns,测试量程3.63μs,功耗约1.88 mW.