退出
我的积分:
中文文献批量获取
外文文献批量获取
夏宇闻;
北京航空航天大学EDA实验室;
VerilogHDL; 硬件描述语言; 逻辑电路; 设计;
机译:Verilog的逻辑电路和逻辑设计简介
机译:基于Verilog硬件描述语言的无钥匙编码家庭锁系统设计
机译:使用ISCAS基准电路的芯片系统设计-一种基于Verilog HDL的故障注入和仿真方法
机译:将梯形逻辑转换为Verilog进行可编程逻辑控制器的FPGA实现
机译:基于随机逻辑的数字信号处理与机器学习系统设计
机译:从数以千计的系统设计促进高通量测量推断基因调控逻辑
机译:Verilog介绍逻辑电路和逻辑设计
机译:经验教训和技术标准:未来空间系统设计的逻辑结合
机译:将条件表达式从非Verilog硬件描述语言转换为Verilog硬件描述语言并同时保留适用于逻辑综合的结构的方法
机译:将条件表达式从无Verilog材料描述编程语言转换为Verilog编程语言同时保持逻辑综合的适当结构的方法
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。