首页> 中文期刊> 《电子技术应用》 >多级嵌套维纳滤波器中协方差矩阵计算的FPGA实现

多级嵌套维纳滤波器中协方差矩阵计算的FPGA实现

         

摘要

通过分析观察信号协方差矩阵构成的特点,提出了一种适合FPGA实现的协方差矩阵计算方法,为多级嵌套维纳滤波器提供了更易于工程实现的方法.

著录项

  • 来源
    《电子技术应用》 |2007年第5期|39-42|共4页
  • 作者单位

    国防科学技术大学,电子与科学工程学院,湖南,长沙,410073;

    武警8732部队,湖南,耒阳,421800;

    国防科学技术大学,电子与科学工程学院,湖南,长沙,410073;

    国防科学技术大学,电子与科学工程学院,湖南,长沙,410073;

    国防科学技术大学,电子与科学工程学院,湖南,长沙,410073;

  • 原文格式 PDF
  • 正文语种 chi
  • 中图分类 基本电子电路;
  • 关键词

    MSNWF; 协方差矩阵; FPGA;

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号