University of California, Berkeley.;
机译:纳米平面Mosfet和Bulk Finfet器件中的过程变异和随机掺杂引起的阈值电压波动
机译:器件设计技术的TCAD评估,用于增强纳米DG MOSFET的性能
机译:采用45 nm体CMOS技术的栅极硅化ESD NMOSFET的设计优化
机译:降低纳米级Ⅲ-ⅤMOSFET接触电阻的技术选择
机译:用于纳米级CMOS技术的演化MOSFET结构和沟道设计。
机译:具有位置载流子散射相关性的准弹道漏电流电荷和电容模型对纳米级对称DG MOSFET有效
机译:应变siGe沟道p-mOsFET:异质结构设计和工艺技术的影响