首页> 外文学位 >Low-Power and Reconfigurable Asynchronous ASIC Design Implementing Recurrent Neural Networks

【24h】

Low-Power and Reconfigurable Asynchronous ASIC Design Implementing Recurrent Neural Networks

机译：低功耗和可重新配置的异步ASIC设计实现经常性神经网络

获取原文

获取原文并翻译 | 示例

AI期刊论文写作 >>

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Nelson, Spencer.;
展开▼
作者单位

University of Arkansas.;

展开▼
授予单位 University of Arkansas.;
学科
学位 Ph.D.
年度 2021
页码 64 p.
总页数 64
原文格式 PDF
正文语种 eng
中图分类
关键词

相似文献

外文文献
中文文献
专利

1. Design and tool flow of a reconfigurable asynchronous neural network accelerator [J] . Zhang Jilin, Wu Hui, Chen Weijia, Tsinghua Science and Technology . 2021,第5期

机译：可重新配置异步神经网络加速器的设计和刀具流程
2. Myongji University Researchers Discuss Findings in Engineering (Energy-Efficient High-Speed ASIC Implementation of Convolutional Neural Network Using Novel Reduced Critical-Path Design) [J] . Network Daily News . 2022,第15期

机译：Myongji大学研究人员讨论的结果工程(节能高速ASIC卷积神经网络的实现使用新颖的减少关键路径设计)
3. Findings from Boise State University in the Area of Engineering Reported (Soc Reconfigurable Architecture for Implementing Software Trained Recurrent Neural Networks On Fpga) [J] . Network Daily News . 2023,第22期
4. A reconfigurable spiking neural network digital ASIC simulation and implementation [C] . Van Sickle K., Abdel-Aty-Zohdy H. Aerospace Electronics Conference (NAECON) . 2009

机译：可重构尖峰神经网络数字ASIC仿真与实现

获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号