University of Cincinnati;
Cache access time; Computer architecture; Hybrid noc; Multicore; Reconfigurable architecture;
机译:基于软件的自测试方法论,用于在多线程多核体系结构中对L1缓存进行在线测试
机译:具有多级缓存的多核体系结构的数据访问的正式模型
机译:具有多级高速缓存的多核架构的数据访问的正式模型
机译:通过轻量级硬件支持为多核缓存启用软件管理
机译:缓解多核干扰问题的软件和硬件技术。
机译:高可用性PACS的软件和硬件体系结构
机译:在多核受管硬件和软件上对OpenCL进行编译器和运行时支持
机译:现代硬件技术与在线数据库存储与访问的软件技术