University of Illinois at Urbana-Champaign;
机译:利用从综合获得的可测性知识加速时序电路的测试生成
机译:透明DFT:针对同步时序电路的可测试性和测试生成方法的设计
机译:用于顺序电路桥接故障的IDDQ测试的静态测试压缩
机译:具有全速测试应用的非扫描时序电路中的路径延迟故障诊断
机译:基于可满足性的顺序测试生成和混合寄存器传输/门级电路可测试性的设计。
机译:遗传电路的群体无法在多级基因型 - 表型映射中找到最适合的解决方案
机译:在ISCAS'89基准时序电路上增强和评估SCIRTSS(时序电路测试搜索系统)
机译:顺序电路紧凑测试的效率。