Rochester Institute of Technology;
机译:利用FPGA的异构计算:一种将专用硬件加速器集成到通用计算平台中的灵活新方法
机译:FPGA中基于AXI的硬件加速器的带宽预留机制
机译:适用于电脑视觉和图像处理算法的最近硬件加速器(DSP,FPGA和GPU)的适用性
机译:在高级综合设计流程生成的硬件加速器中应用TMR,以减轻基于SRAM的FPGA中的多个位翻转
机译:用于FPGA平台的可扩展硬件加速器设计
机译:区域护理示范系统项目:任务:Lifeline STEMI系统加速器:设计和方法
机译:动态支持嵌入式FPGA的OpenCL兼容多线程硬件加速器设计