The University of Texas at Austin;
机译:具有静态浮点算法的紧凑型DSP内核
机译:用于现场可编程门阵列的基于DSP的低精度浮点乘加融合
机译:泰勒模型和浮点算术:证明算术运算已在COZY中验证
机译:DSP的融合浮点算法
机译:含咖啡因的FPGA:用于训练和推理卷积神经网络的FPGA框架,具有降低的精度浮点算法
机译:基于模型的设计浮点累加器。研究案例:支持向量机内核功能的FPGA实现
机译:标量融合乘加指令产生浮点矩阵运算,可证明精确到倒数第二位