University of Arkansas.;
机译:将数据重用与数据级并行化相结合,以FPGA为目标的硬件编译:几何编程框架
机译:动态硬件插件:为高性能可编程路由器开发可重新配置的硬件
机译:利用硬件异构性的流体力学算法的两级并行化
机译:将数据重用利用与数据级并行化进行FPGA目标硬件编译:几何编程框架
机译:派生抽象以解决硬件平台安全性挑战。
机译:利用中端DNA模式进行序列分类:二进制抽象Markov模型
机译:1将数据重用与数据级并行化相结合以实现针对FPGA的硬件编译:几何编程框架
机译:与Cray Research,Inc。(CRI)多任务兼容的Livermore VaX 11 / 780-4并行处理器系统的并行处理。版本1