通用串行总线设备的锁相环设计研究

摘要

近年来，USB接口因为其便捷等特点广泛的应用于各类电子产品上，USB设备通信时存在着数据同步和采样，需要稳定的系统时钟来保证设备的正常工作。传统的USB控制芯片内置了为电路提供系统时钟的锁相环电路，但还需要外接一个低频晶振来提供基准时钟才能正常工作。这使得锁相环电路产生的系统时钟精度很大程度上依赖外接晶振的精度，并提高了成本和板级电路复杂度。
　　基于HHNEC0.35μm标准工艺，本文在传统的锁相环电路基础上提出了一种适用于USB设备中锁相环电路的设计方法，解决了上述问题。该设计方法在锁相环基本结构上增加了时钟信息提取单元，将该电路和改进的鉴频鉴相器组合实现对两个时钟信号频率（相位）的比较的功能。然后增加了模式切换单元，实现了USB2.0低速、全速和高速NRZ编码下的兼容。设计中还引入了低功耗控制模块，可以在不需要的时候关闭电路中的部分模块，降低电路功耗。本文还给出了锁相环电路中各个模块的设计，包括鉴频鉴相器、边沿鉴相器、电荷泵电路、压控振荡器以及分频器，并完成了电路版图。
　　最后采用CadenceSpectre软件对电路进行了仿真，验证了USB设备中锁相环电路在不需要外部晶振的情况下就能恢复出低抖动的系统时钟，达到预定设计目标。

目录

声明

致谢

摘要

插图与附表清单

1 绪论

1．1 锁相环技术简介

1．1．1 锁相环技术的发展与应用

1．1．2 锁相环技术国内外现状与趋势

1．2 USB设备中锁相环技术国内外研究现状及难点

1．2．1 USB标准简介

1．2．2 研究现状与难点

1．3 论文的研究意义与创新点

1．3．1 研究意义

1．3．2 创新点

1．4 论文的主要研究内容与论文结构

2 基本理论及原理

2．1 USB2．0基本理论

2．2 时钟恢复基本原理

2．3 锁相环基本原理

2．3．1 锁相环工作状态

2．3．2 各模块数学模型

2．3．3 锁相环数学模型

2．3．4 锁相环主要参数

3 锁相环模块设计实现

3．1 鉴相器

3．1．1 鉴频鉴相器

3．1．2 边沿鉴相器

3．2 电荷泵

3．3 低通滤波器

3．4 压控振荡器

3．4．1 偏置电路

3．4．2 差分延迟电路

3．4．3 正弦波转方波电路

3．5 分频器

4 USB设备中锁相环总体实现

4．1 系统结构

4．2 时钟信息提取单元

4．3 压控振荡器

4．4 模式切换单元

4．5 低功耗控制模块

4．6 版图实现

5 实验和仿真结果

5．1 主要模块仿真

5．1．1 时钟信患提取单元仿真

5．1．2 鉴频鉴相器电路仿真

5．1．3 压控振荡器电路

5．2 不同工作情况下的仿真结果

5．2．1 12Mbit／s传输速度时NRZ编码下工作情况

5．2．2 12Mbit／s传输速度时RZ编码下工作情况

5．2．3 1．5Mbit／s传输速度时RZ编码下工作情况

5．2．4 1．5Mbit／s传输速度时NRZ编码下工作情况

5．2．5 480Mbit／s传输速度时NRZ编码下工作情况

6 总结与展望

参考文献

作者简介

作者攻读硕士学位期间发表的论文和专利