RF SOC上LDO设计及其组电源管理研究

摘要

近年来,射频(Radio Frequency,RF)通信芯片在众多电子产品中得到广泛地应用,并朝着片上系统(System on Chip,SOC)的方向不断发展。同时,RF SOC通信芯片对电源管理的要求也越来越高。低压差(Low Drop-Out, LDO)线性稳压器作为常用的直流稳压电源的一种,具有输出稳定、低噪声、易集成等特点。本文从这些特点出发,研究和设计了射频收发芯片内集成的低压差线性稳压器组(LDOs)及其电源管理策略。
　　首先,简单介绍了电源管理技术的发展和分类,并着重介绍了LDO的应用、国内外现状和今后的发展趋势。在对LDO原理和指标研究和理解的基础上,从具体的射频收发芯片应用出发,提出了一种低噪声、低功耗的电源管理策略,包括区域划分、数字通信控制、备用电源切换系统等。而且根据具体负载区域要求,给出了本次LDO组设计的具体指标要求。
　　然后,根据设计指标要求对LDO电路设计中的主要模块进行了研究与设计,主要包括调整管、误差放大器、带隙基准源等。在降低噪声方面,专门设计了一种可快速开启的RC滤波器电路结构,在保证滤波带宽的基础上大大加快了启动时间。整体电路的前仿真验证无误后,进行了版图设计和后仿真验证。后仿真结果显示:工作温度(-40℃~85℃)和工作电压(2.0V~3.6V)范围内,带隙基准的温度系数小于40×10-6V/℃;LDO的输出电压范围为1.764V~1.848V;LDO_PA的启动时间为1.98μs;LDO1和LDO2输出噪声分别为49.46μVrms和99.3μVrms;LDO3的静态电流21.5μA;模拟供电LDO的电源抑制比在低频处也基本大于60dB,整个仿真结果满足设计指标要求。
　　最后,所设计的LDOs采用SMIC0.18μm RF CMOS工艺进行了生产制造。芯片测试结果显示:工作电压范围内,带隙基准的平均输出电压为1.266V,LDOs的输出平均电压为1.79~1.882V;LDO_PA的启动时间为1.74μs;LDO3和备用电源的切换时间小于148μs;LDO1的噪声特性较好;LDO1~3的静态电流功耗在0.03mA左右,LDO_PA的静态电流功耗为0.111mA。总之,LDOs电源管理系统输出电压稳定,静态功耗较小,并且具有一定的噪声抑制功能,可以用于为RF SOC收发系统供电。

目录

封面

声明

中文摘要

英文摘要

目录

第一章 绪论

1.1 电源管理技术

1.2 LDO的应用与发展

1.3 论文的内容安排

第二章 工作原理和设计指标

2.1 LDO的基本结构与工作原理

2.2 LDO的性能指标

2.3 小结

第三章 电源管理策略的研究与系统设计

3.1 噪声分析与电源管理策略

3.2 系统设计

3.3 小结

第四章 LDO的关键模块设计

4.1 调整管

4.2 误差放大器

4.3 带隙基准源

4.4 其他模块

4.5 电路整体设计

4.6 小结

第五章 版图设计和后仿真

5.1 版图设计的概述

5.2 本文设计的电路版图

5.3 后仿真

5.4 小结

第六章 芯片测试结果与分析

6.1 电路实现

6.2 电路测试

6.3 小结

第七章 总结与展望

7.1 总结

7.2 展望

致谢

参考文献

附录