全双工LTE数字自干扰时频同步技术研究与实现

摘要

通常,无线通信系统所采用的时分双工或者频分双工,以牺牲时间或者频率资源为代价来实现双向通信。在对无线数据业务需求激增的今天,频谱资源却越发的紧张,能实现同时同频通信的全双工受到了重视。
　　然而,同时同频全双工通信存在本地强自干扰问题。为抑制自干扰,目前的同时同频全双工实验系统中,数字自干扰抑制是广泛使用的技术之一。从已有文献来看,时频同步误差对数字自干扰抑制的影响,还没有具体分析和实验验证。
　　为此,论文针对数字自干扰抑制中的时频同步,分析了时频同步误差对数字自干扰抑制的影响,设计了特殊导频自干扰同步方法,在 FPGA上进行了实现,并在点对点全双工通信场景中验证了同步方法的性能。具体包括如下内容。
　　首先,分析了时频同步误差对数字自干扰抑制的影响。以20MHz带宽LTE下行链路为基础,分析和仿真了时间和频率同步误差对数字自干扰抑制的影响。其中,时间同步误差在?1到20个采样符号时,自干扰抑制性能损失在3dB以内;载波频率同步误差在15Hz时,自干扰抑制性能损失小于1dB。
　　然后,设计和实现了一种特殊导频自干扰时频同步方法。采用特殊导频自干扰同步方法,以同步误差对自干扰抑制效果的影响小于3dB为前提,结合LTE帧结构设计了同步结构,选择了同步关键算法。还给出了关键算法在 FPGA上的实现细节,包括软件总体架构,子模块划分,接口定义和主要模块处理流程。
　　最后,在点对点全双工通信平台上验证了论文设计的时频同步方法。实验与分析结果表明,论文设计的自干扰时频同步方法能够应用于点对点全双工通信系统,并且与理想时频同步的全双工通信定点仿真链路相比,误码率达到10-7时,实验结果的性能损失大约为1.5dB。
　　论文提出的自干扰时频同步方法,成功地应用到了点对点全双工LTE通信实验系统中,为同时同频全双工正常通信提供了有力保障,同时对同时同频全双工数字自干扰抑制的进一步探索提供了理论和工程实现的参考。

目录

封面

声明

中文摘要

英文摘要

目录

图目录

表目录

缩略词表

主要数学符号表

第一章 绪论

1.1 研究背景及意义

1.2 论文主要贡献

1.3 论文研究内容及安排

第二章 全双工LTE数字自干扰时频同步关键技术研究现状

2.1 全双工自干扰抑制研究现状

2.2 LTE中的时频同步技术

2.3 小结

第三章 全双工LTE数字自干扰时频同步需求分析

3.1 应用场景

3.2 功能需求

3.3 指标需求

3.4 小结

第四章 全双工LTE数字自干扰时频同步概要设计

4.1 同步结构及设计

4.2 时频同步误差性能分析和仿真

4.3 同步算法选择与性能仿真

4.4 小结

第五章 全双工LTE数字自干扰时频同步详细设计

5.1 同步系统FPGA设计

5.2 时间粗同步设计

5.3 时间细同步设计

5.4 载波频率粗同步设计

5.5 载波频率细同步设计

5.6 小结

第六章 全双工LTE数字自干扰时频同步测试与分析

6.1 测试链路结构

6.2 功能测试

6.3 全双工LTE数字自干扰时频同步性能测试

6.4 资源分析

6.5 小结

第七章 结束语

7.1 论文总结和主要贡献

7.2 下一步工作的建议

致谢

参考文献

个人简历

攻读硕士学位期间的研究成果

学位论文答辩后勘误修订说明表