高吞吐率定制化的FPGA片上网络实现

摘要

随着半导体制造工艺水平的发展，数字芯片的集成度不断提高。近年来，在FPGA平台上涌现出很多多核片上系统(MPSoC)应用。核间通信是实现多核片上系统的关键。片上网络(NoC)是解决多核通信问题的有效手段。这促使基于FPGA的片上网络(NoC)实现得到迅速发展。
　　本文基于FPGA细粒度的可重配置和定制化特性，探索了设计高吞吐率片上网络路由器架构的方法。首先，路由器逻辑操作被划分为两级流水线，并改进valid/backpressure流控机制，这使该设计具有很高的操作频率;其次，探索了不同的缓存配置方案，并提出了一种具有低队列延迟特性的架构;最后，在保持相同资源消耗的前提下，提出了两种能提高片上网络饱和吞吐率的缓存优化分配算法。
　　实验结果表明该设计将最高操作频率提升到432MHz，相比于CONNECT提高了3.7倍，饱和吞吐率提高了3.4倍。线性和迭代两种缓存优化算法相比优化前，分别最多能提高7.7％和9.3％的饱和吞吐率。

目录

声明

摘要

第一章 绪论

1．1 课题背景

1．2 国内外研究现状

1．3 课题研究意义

1．4 论文主要工作和结构安排

第二章 片上网络概述

2．1 拓扑结构

2．1．1 环状

2．1．2 网状

2．1．3 环面状

2．1．4 三种拓扑结构对比

2．2 路由算法

2．2．1 确定性路由

2．2．2 随机路由

2．2．3 自适应路由

2．3 流控制

2．3．1 存储转发

2．3．2 虚切入

2．3．3 虫洞

2．3．4 虚拟通道

2．4 典型架构

第三章 片上网络架构设计

3．1 路由器架构

3．1．1 分配模块微架构

3．1．2 仲裁模块微架构

3．2 缓存配置探索

3．2．1 输入缓存

3．2．2 通道缓存

3．3 流控制改进

3．4 路由算法设计

3．4．1 XY路由算法设计

3．4．2 西优先路由算法设计

3．5 仲裁机制设计

3．5．1 固定优先级仲裁设计

3．5．2 轮询仲裁设计

3．6 定制化设计

3．6．1 分配模块定制化设计

3．6．2 仲裁模块定制化设计

3．6．3 定制化设计的一般方法

3．7 测试平台搭建

3．7．1 数据包的结构

3．7．2 终端模块设计

3．7．3 片上网络性能测试程序设计

第四章 缓存优化算法研究

4．1 线性优化算法

4．1．1 推导数据量公式的方法

4．1．2 推导数据量公式的实例

4．1．3 线性优化算法程序设计

4．2 迭代优化算法

4．2．1 迭代法的初始解

4．2．2 搜索关键缓存的方法

4．2．3 迭代停止条件的设计

第五章 实验结果分析

5．1 路由器资源和速度评估

5．2 片上网络性能评估

5．3 缓存优化算法评估

第六章 总结与展望

6．1 总结

6．2 展望

参考文献

发表论文和参加科研情况说明

致谢