数字信号处理芯片中的高性能算术逻辑单元设计

摘要

随着集成电路设计的进步、制造技术的发展和软件开发手段的日益成熟,数字信号处理器在通信、多媒体、信息家电等领域得到了极为广泛的应用。然而,应用的飞速发展也带来了计算复杂度的提高,对数字信号处理器的性能带来了挑战。本文旨在设计高性能的算术逻辑单元,以满足应用对数字信号处理器处理能力的更高要求。本文首先完成了对当代数字信号处理器的各种电路结构的研究,并重点分析了单指令多数据流(SIMD)结构。基于该结构本文主要完成了以下工作:(1)从传统算术逻辑模块的架构出发,通过研究算术运算和逻辑运算的异同,提出了一种基于真值表的多功能逻辑单元实现方法。同时提出了一种与SIMD指令集的特点相适应的基于进位选择加法器的亚字并行进位链电路。综合以上两部分设计,本文完成了一款32位定点高性能数字信号处理器的算术逻辑单元,并对其进行了相关指令集的功能验证。为了进一步进行性能优化,本文还使用超前进位链(Carry Look-ahead Chain)对该算术逻辑单元进行优化,优化后的时序达到了运行在500MHz时钟频率下的效果,面积和功耗也较优化前有所改善。之后探讨了基于定制单元的电路设计方法,并对设计的物理实现效果进行了研究。(2)研究了基于ROM逻辑电路结构和特性,同时参照基于ROM逻辑电路的设计方法,本文对全加器单元模块进行了网表级的设计,然后对ROM模块进行了化简,探索出一种对ROM块进行化简和衡量复杂度的方法。根据该方法,文中对2位和4位的进位选择加法器(CSA)单元进行了基于ROM模块的网表级设计,并指出了ROM优化的方向。实验结果表明该设计与RTL综合设计方法的结果相比,尤其是对较复杂设计,在面积和功耗上具有明显优势。

目录

摘要

ABSTRACT

第一章 绪论

1.1 课题意义及来源

1.2 DSP 和SIMD 指令的发展史和特点

1.3 DSP 运算通路的研究与发展

1.4 论文安排

第二章 数字信号处理器中ALU 的研究

2.1 数字信号处理运算的特点

2.2 对ALU 电路结构的讨论

2.2.1 对加法逻辑的分析

2.2.2 ALU 中关键路径的研究

2.3 全定制设计的研究

2.3.1 逻辑复用模块的全定制设计

2.3.2 加法器模块的全定制设计

2.4 本章小结

第三章 数字信号处理器中亚字并行ALU 的设计

3.1 数字信号处理器的基本架构

3.2 ALU 的基本功能

3.2.1 功能定义

3.2.2 指令以及控制信号定义

3.3 多功能复用的设计

3.3.1 概述

3.3.2 基于真值表的逻辑复用设计

3.3.3 亚字并行功能的设计

3.4 ALU 进位链性能优化设计

3.4.1 CSA 分组策略和改进

3.4.2 对面积、时序和功耗的对比分析

3.4.3 逻辑单元中的一种低功耗设计法

3.5 对亚字并行功能ALU 的验证

3.6 亚字并行功能ALU 的布局布线流程

3.7 本章小结

第四章 基于ROM 的ALU 设计

4.1 基于ROM 的加法器

4.1.1 ROM 的特点

4.1.2 使用ROM 实现全加器的真值表结构

4.2 基于ROM 的2 位CSA 单元的设计

4.2.1 真值表和对应ROM 结构

4.2.2 对真值表的化简

4.2.3 电路设计的实现和验证

4.3 基于ROM 的4 位CSA 单元的设计

4.3.1 真值表

4.3.2 真值表的化简与 ROM 电路的设计

4.3.3 真值表的化简与 ROM 电路的设计

4.3.4 电路设计的验证

4.4 基于ROM 的设计与传统逻辑设计的对比

4.4.1 对2 位CSA 性能的对比

4.4.2 对4 位CSA 性能的对比

4.5 基于4 位ROM 的32 位ALU 设计

4.6 本章小结

第五章 总结和展望

5.1 本文工作的总结

5.2 进一步工作的展望

参考文献

附录

致谢

攻读硕士学位期间已发表的论文

上海交通大学学位论文答辩决议书