基于彩票仲裁机制的片上总线AHB的设计与实现

摘要

随着深亚微米工艺技术的进步，集成电路设计得到有史以来最快的发展，集成电路设计方法面临着巨大挑战。集成电路不断提升的性能、不断增长的规模、不断增强的复杂性和不断增长的开发周期，让集成电路的设计面临着极大的难题。片上系统SOC(System on Chip)的提出就是为了解决这些难题。IP(IntellectualProperty)核是构建SOC系统平台的基础，所以IP核的互联与通信是否高效就成了SOC系统的关键因素。而实现SOC中IP核连接最常见的技术手段是片上总线OCB(On chip Bus)。片上总线可以把各个IP核互连起来，使IP核的设计、移植和复用更加容易。IP核的高效通信与互联的关键影响因素在于片上总线架构。而片上总线的仲裁机制又是影响总线通信的决定因素。
　　 本文的目的就是设计一款高效通信与互联的总线IP核。本论文先分析了SOC国内外发展趋势和片上总线(OCB)的概况。由于AMBA(Advanced MicrocontrollerBus Architecture)总线体系应用广泛，所以本文以AMBA总线规范中AHB(AdvancedHigh-performance Bus)，总线为研究出发点，深入分析与研究AMBA(V2.0)规范中的AHB总线协议，在此基础上进行了AHB总线的IP核开发。AHB总线IP的主要模块包括仲裁器、地址译码器、主设备从设备问的多路选择器，其中AHB总线的仲裁器设计是本文设计的重点。当下主流的仲裁算法有固定优先级仲裁机制和循环优先级仲裁机制等。本文在分析了各种仲裁机制优缺点后，选择彩票仲裁机制作为AHB仲裁器的仲裁原理进行设计。该仲裁算法很好的保证了总线的公平性与优先性，可以实现各总线主设备按比例可控占用总线，能有效地保证总线带宽的分配。论文最后在Mentor Graphics的ModelSim5.8版本平台下对设计的Verilog代码进行了功能级的仿真验证。在功能验证正确情况，在Synopsys公司的Design Compiler下对设计进行综合，检查设计的面积、时序和功耗参数，最终说明了设计的正确性。