超低噪声高PSRR的LDO线性稳压器研究

摘要

集成电路中的电路模块通常都需要一个电压稳压器来提供一个稳定在一定范围内的供电电压。如果电压超出规定值太多，电路中的器件可能被损坏；如果电压太低，那么可能会导致电路模块无法正常工作。一些电路如锁相环、时钟产生电路、射频电路以及高速高精度数模转换电路都对电源噪声很敏感，而且它们的工作频率范围很宽，这些电路都需要一个“干净”的电源，这要求电源噪声很小，而且能在宽频率范围都保证有很高的PSRR。如果电源的噪声太高，这些噪声敏感电路的性能参数将会受到很大的影响。另外，传统的ESR补偿已经不能满足如今越来越高的设计要求，需要一种新型的频率补偿方法，在不同的负载情况下都能保证系统的稳定。所以设计一款超低噪声、高PSRR的LDO线性稳压器具有十分重要的意义。 本文首先对LDO线性稳压器的噪声来源进行了分析，采用了预稳压加低通滤波的结构，滤除了带隙基准源和反馈电阻网络的噪声，极大地降低了LDO的输出噪声，并对低通滤波器的结构进行了优化，既节省了芯片的面积，又降低了LDO的输出噪声；对LDO线性稳压器的电源纹波传输路径进行了分析，设计了一种前馈纹波消除的方法，在PMOS功率管的栅极和电源之间引入了一条前馈通路，将电源纹波复制到了功率管的栅极，使得功率管的栅源电压VGS可以免受电源纹波的影响，提高了LDO的PSRR性能，并且能在很宽的频率范围内都保证有较高的PSRR；针对传统ESR补偿的不足，设计了一种新型的模拟ESR补偿，在电路内部产生一个模拟ESR电阻，与片外输出电容产生一个补偿零点，且能追踪负载电流的变化，抵消次极点的作用，提升系统的稳定性。此外还完成了带隙基准源和辅助模块的设计。 本文基于0.18μmCMOS工艺，运用Cadence Spectre对设计的超低噪声、高PSRR的LDO线性稳压器进行了仿真。仿真结果显示设计的LDO在10Hz到100kHz的输出积分噪声为2.39μV rms。低频PSRR为97dB，在1MHz频率处仍有62dB的PSRR。在轻载和重载的情况下，系统都有足够相位裕度，能够保证系统的稳定。LDO的其他性能参数从仿真结果来看也都较为优秀，带隙基准源的性能良好，辅助电路可以正常工作，可以满足设计要求。 最后介绍了版图设计的流程和注意事项，完成了设计的LDO线性稳压器版图的绘制。

目录

第一个书签之前